西門子與英偉達近日宣布在芯片驗證領域取得重大進展，雙方利用西門子的Veloce™ proFPGA CS硬件輔助驗證系統與英偉達性能優化的芯片架構，在數日內完成了數萬億次前硅（pre-silicon）設計周期的捕獲與驗證。
此次合作是兩家公司長期戰略伙伴關系的一部分。通過結合西門子Veloce proFPGA CS可擴展且高性能的硬件架構與英偉達的芯片設計，雙方實現了此前被認為難以達成的目標——在短短幾天內完成數十萬億周期的驗證工作。該能力顯著提升了人工智能/機器學習（AI/ML）系統級芯片（SoC）開發的速度與可靠性，使英偉達團隊能夠在首版芯片制造前運行大規模工作負載并優化設計。
西門子數字工業軟件硬件輔助驗證業務高級副總裁兼總經理Jean-Marie Brunet表示：“英偉達與西門子在多個領域開展合作，最近重點推進硬件輔助驗證方法，特別是基于現場可編程門陣列（Field-programmable gate array, FPGA）的原型驗證，以應對高度復雜的AI/ML SoC所帶來的驗證與確認挑戰。Veloce proFPGA CS通過高度靈活且可擴展的硬件架構，配合先進易用的實現與調試軟件流程，為客戶在單FPGA IP驗證及數十億門級芯粒（chiplet）設計中提供最優解決方案。”
英偉達硬件工程副總裁Narendra Konda指出：“隨著AI與計算架構日益復雜，半導體團隊需要高性能驗證方案來驗證大規模工作負載并加快產品上市時間。將英偉達性能優化的芯片架構與西門子Veloce proFPGA CS集成，使設計人員能在數日內捕獲數萬億周期，為下一代AI系統提供所需的驗證規模與可靠性保障。”
基于FPGA的原型驗證系統運行速度快，可在遠短于傳統仿真或仿真加速（emulation）的時間內執行前硅驗證任務。然而，當前AI/ML芯片設計對驗證提出了更高要求，既源于芯片本身的復雜性，也來自配套軟件的復雜度。為滿足行業對上市時間與可靠性的嚴苛要求，短時間內運行數萬億設計周期的能力已成為關鍵。傳統驗證工具如仿真和仿真加速通常僅能處理數百萬至最多數十億周期，難以滿足當前需求。